News Intel und die EUV-Fertigung: Technische Details zu „Intel 4“ und Meteor Lake

[RogueSix]

@andi_sco Ja logisch und der Kommentar bestätigt ja genau das, was ich geschrieben habe. Denn auch hinsichtlich EUV vermutet Volker, dass Intel wieder etwas VORGAUKELN werden und wollen, also prinzipiell exakt das, was ich geschrieben habe, nämlich das angebliche (übrigens mehrjährige) Vorgaukeln von 10nm Problemen, was hier von der Redaktion -und von einem Großteil der AMD-affinen Community eh schon lange- inzwischen offenbar als unumstößlicher Fakt angesehen wird, wobei sich mir persönlich immer noch die Frage stellt, welchen Vorteil Intel davon gehabt haben soll, dass sie TSMC sehenden Auges auf Nimmerwiedersehen haben links an sich vorbeiziehen lassen.

Es fällt mir schwer zu glauben, dass Intel ihre ehemalige Technologieführerschaft unter Vorspiegeln falscher Tatsachen rein zur Profitmaximierung des 14nm Prozesses in einen jahrelangen Rückstand umgewandelt haben sollen, aber die Redaktion verfügt da offenbar über Insiderinfos.

Weiterhin frage ich mich auch, warum es dann in USA noch keine Sammelklagen gegen Intel gehagelt hat, denn fälschlich zu behaupten, dass es mit dem 10nm Prozess Probleme gibt und somit absichtlich die bekannten firmeninternen Probleme herbeigeführt zu haben, ist schon harter Tobak. Für amerikanische Anwälte wäre das ein gefundenes Fressen. Vielleicht sollten die mal bei Computerbase wegen der offenbar vorhandenen Belege für diese jahrelangen Lügenmärchen von Intel anfragen. Das würde den Klägern (Aktionären) Entschädigungen in Milliardenhöhe einbringen.

 

[bensen]

Es geht hier um "standard cores", nicht um x86er...

Der da wäre?

Eben nicht. Schau dir doch mal das Diagramm von TSMC an. Die könnten locker mit >20%+ angeben wenn sie weiter unten ansetzen würden.

Versuch doch bitte zu verstehen was da geschrieben steht anstatt stur Kontra zu geben. Besser abbilden bedeutet nicht, dass TSMC den besser aussehen lässt als er ist, sondern, dass die Zahl repräsentativer für den Prozess im gesamten Bereich ist.
Es ist also eine Aussage pro TSMC.
Die >20% sehe ich allerdings von 7 auf 5 nicht. Da ist der Verlauf doch deutlich anders als bei Intel.

Offensichtlich verstehst du den Graphen nicht. Dann könnten sie ja nicht mehr mit der Frequenz angeben...

Was soll immer diese persönliche Schiene? Du implizierst einfach Sachen und behauptest dann andere würden nichts verstehen. So funktioniert keine Argumentation.
Es muss ja nicht ein Punkt genommenen werden. Man kann max. Performance und max Effizienz an verschiedenen Punkten angeben. Gilt ja eh nichts beides gleichzeitig.

Das ist ja nicht unüblich in der Halbleiterbranche. Macht Apple zum Beispiel um seine M1 SOCs mit der Konkurrenz zu vergleichen.

Doch genau das impliziert die Intel Aussage doch. Bevor sie ihr Diagramm verffentlicht haben hießes nur +20% performance per Watt @ iso power. Der gemeine Leser/Zuschauer denkt dann die Leistungsaufnahme wird schon nicht weniger werden, also wird die nächste CPU plus 20% haben.

Das ist ein branchenübliche Angabe. Es ist nie max erreichbare Frequenz.

Ergänzung (12. Juni 2022)

Da hats wohl einen Intel-Fanboy vom Stuhl gerissen. Damit habe ich nur auf die Propaganda Intels aufmerksam gemacht. Natürlich suggeriert @ Iso-power dass auch hohe Frequenzen +20 % haben könnten, aber wie Intel nun mal so ist wählen sie den idealsten Punkt um +20 % zu behaupten.

Du hast von der max. Frequenz gesprochen (5.5 GHz auf 6.6). Das gibt keine Foundry so an. Da kannst du doch noch so auf den Kopf stellen. Wenn TSMC +20% @Iso-Power angibt bedeutet das genauso wenig, dass AMD bei einem shrink den Turbo 20% anheben kann.

Ob der Punkt von Intel angemessen ist oder nicht, da kann man drüber streiten. Aber deine Aussage oben war ganz einfach Käse.

@RogueSix
Du verstehst glaube ich die Aussage einfach nicht richtig. Volker sagt nirgends, dass Probleme vorgegaukelt werden. Er sagt doch klar dass es Probleme gab.
Er spricht von Erfolge vorgaukeln wo kaum welche sind. Siehe Cannonlake in 10 nm releasen um ein Häkchen hinter 10 nm machen zu können.

Es glaubt doch keiner hier, dass Probleme vorgegaukelt werden. Wozu? Das macht ja null Sinn.
Wobei ein User hat das wirklich mal behauptet. War ne lustige Diskussion. Aber zu behaupten da wäre der Tenor hier auf CB ist doch etwas abenteuerlich. Keine Ahnung wie du darauf kommst.

 

[Tronado]

(OK big little ist besser als mir lieb ist)

Das sagt schon einiges aus.
Sei froh, dass Intel mit AL eingeholt und teilweise deutlich überholt hat. AMD ist nicht der uneigennützige Revoluzzer, für den viele sie immer noch halten möchten. Wenn es mit Ryzen 3 ca. 15% Leistungsplus werden, reicht es nicht für die IPC-Aufholjagd, dann wird der Markt die Preise vielleicht niedriger halten als beim gegenüber Intel 10xxx überlegenen Ryzen 5000. Ohne Alder Lake würde ein 5900X jetzt auch nicht unter 400€ zu bekommen sein.

 

[Nore Ply]

Sorry für leicht OT. Hoffe das geht noch in Ordnung.

Wo hat AMD schon seit einiger Zeit von EUV profitiert? Das einzige EUV CPU Produkt ist der brandneue und kaum erhältliche Rembrandt

In welchem Prozess wird denn Milan gefertigt? Die Suche danach erwies sich als unerwartet schwierig, ich finde nur Spekulationen vorab, aber keine Bestätigung nach oder bei der Veröffentlichung.

 

[Floppes]

Sorry für leicht OT. Hoffe das geht noch in Ordnung.

In welchem Prozess wird denn Milan gefertigt? Die Suche danach erwies sich als unerwartet schwierig, ich finde nur Spekulationen vorab, aber keine Bestätigung nach oder bei der Veröffentlichung.

7nm

 

[Salutos]

In welchem Prozess wird denn Milan gefertigt?

Das dürfte TSMC 7N+ sein, wenn man den zeitlichen Verlauf des 7N Prozesses bei TSMC liest.

 

[Nore Ply]

Das er das sein dürfte habe ich auch für mich selbst schon vermutet. Meine Frage war welcher Prozess es nun tatsächlich, also Faktisch, also nicht vermutet, also nicht "ich könnte mir aber vorstellen dass.." und auch nicht "ALLE anderen vermuten das auch" ist.

 

[Tzk]

Wurde hier eigentlich schon besprochen wo genau Intel die Unterscheidung zwischen SoC-Tile und IO-Tile macht? Oder anders gefragt: Warum ist der SoC Tile so riesig und was genau ist da drin? GPU/Cpu Kerne sind es nicht, I/O (PCIe USB?) auch nicht. Bleibt noch das Dram Interface?!

Und um beim Topic der letzten 1.5 Seiten zu bleiben:
Interessant zu sehen das Leute offensichtlich die gezeigten Diagramme fehlinterpretieren oder schlicht nicht verstehen, dann aber anderen erklären wollen was Intel (und TSMC) an Infos an die Öffentlichkeit kommunizieren

 

[Salutos]

Hat jemand eine Übersicht darüber wo Intel Intel 4 produzieren will und ob sie das benötigte Equipment für eine großvolumige Fertigung schon haben?
Vom Labor bis zur Serienfertigung vergeht ja auch ordentlich Zeit.

 

[Bulletchief]

Es ist Wochenende, da dürfen Fehler auch mal sein

Nein.

 

[andi_sco]

Na Hauptsache du bist perfekt

Ergänzung (12. Juni 2022)

Und jetzt atmen hier alle Mal schon durch und genießen das schöne Wetter...

👍🏼

 

[bensen]

Hat jemand eine Übersicht darüber wo Intel Intel 4 produzieren will und ob sie das benötigte Equipment für eine großvolumige Fertigung schon haben?

Das erste EUV Equipment wurde in Fab 34, Irland installiert. Wie weit die da sind ist denke ich nicht bekannt.

 

[RogueSix]

@RogueSix
Du verstehst glaube ich die Aussage einfach nicht richtig. Volker sagt nirgends, dass Probleme vorgegaukelt werden. Er sagt doch klar dass es Probleme gab.

Nein, das sagt er nicht. Jedenfalls spricht er nur von Produktproblemen, also salopp gesagt, dass die ersten 10nm CPUs Müll waren. Es wird wie üblich im gesamten Artikel (wie auch in vorherigen) mit keinem Sterbenswörtchen erwähnt, dass Intel durch die (angeblichen) Probleme mit der 10nm Fertigung mehrere Jahre ins Hintertreffen geraten sind.
Stattdessen wird hier erneut von einem "Schlafen" (wörtlich Dornröschenschlaf) fabuliert. Selbst am Ende des Artikels, wo richtigerweise darauf hingewiesen wird, dass 10nm schon 2017 am Start hätte sein sollen, wird nicht erwähnt, dass technische Probleme (offizielle Aussage von Intel) dies verhindert hätten.

Es glaubt doch keiner hier, dass Probleme vorgegaukelt werden. Wozu? Das macht ja null Sinn.
Wobei ein User hat das wirklich mal behauptet. War ne lustige Diskussion. Aber zu behaupten da wäre der Tenor hier auf CB ist doch etwas abenteuerlich. Keine Ahnung wie du darauf kommst.

Dann liest Du ein anderes Computerbase als ich . Geschätzt 90% der überwiegend AMD-affinen Community vertreten das Narrativ, dass Intel in der Tat nur durch ein "Schlafen" ins Hintertreffen geraten sind und dass es die 10nm Probleme (Fertigung) nie gegeben hat.
Laut Community hier (und eben inzwischen meinem Empfinden nach auch Redaktion) hat Intel die 10nm Probleme als Grund vorgeschoben, um 14nm zur Profitmaximierung bis ultimo zu melken. Es wird also unterstellt, dass Intel gelogen hat. Was auch sonst? Macht Intel ja immer... wie auch hier im Artikel am Ende impliziert wird.

 

[bensen]

Also ich interpretiere den Newstext komplett anders. Die technischen Probleme wurden Dutzendfach thematisiert, irgendwann wird das dann auch als bekannt vorausgesetzt.

Bezüglich der Community sehe ich das ebenso komplett anders. Außer Ausnahmen sehe ich definitiv keine Mehrheit die sowas behauptet. Kannst ja gerne mal zitieren.

 

[Tronado]

Ist ja hier auch nicht das Thema, Alder Lake ist ja schlussendlich sehr gut gelungen und schon Raptor Lake wird sicher viele überraschen, die immer noch grundlos über die Big/Little Technik lästern.

 

[Philste]

Warum ist der SoC Tile so riesig und was genau ist da drin? GPU/Cpu Kerne sind es nicht

Doch, den neusten Gerüchten nach hat der SoC Tile Atom Kerne und die ganzen Media Engines. Folgendes hat Intel sogar schon auf dem Investor Day gezeigt, ist aber fast keinem aufgefallen. Ist kein Fake, da wurden nur die Unscharfen Sachen nachbearbeitet zwecks Lesbarkeit.https://twitter.com/Locuza_/status/1530238026898710536?s=20&t=lA8zkudsbRXeS9Kq4o-9tg

Folglicherweise sollte der Compute Tile im Idle komplett abgeschaltet werden können, die GFX Tile eventuell auch(?) Der SoC Tile würde also für sich schon ein lauffähiges System für rudimentäre Dinge darstellen, so wie ich das verstehe.

 

[Colindo]

Wenn ich mir hier die Kommentare durchlese, habe ich den Eindruck, dass ich die bisherigen Angaben der Prozessverbesserungen aller Hersteller völlig falsch interpretiert habe. Mein Verständnis war bisher, dass bei den meisten Prozessen die Takt-Spannungs-Kurven eine sehr ähnliche Form haben, und dann die Angaben bei iso-Power und iso-Performance für den Großteil des Kurvenverlaufs gelten. So wurde es zum Beispiel auch im AMD-Video zur 7-nm-Fertigung genannt.

YouTube

An dieser Stelle steht ein externer Inhalt von YouTube, der den Forumbeitrag ergänzt. Er kann mit einem Klick geladen und auch wieder ausgeblendet werden.

YouTube-Embeds laden

Ich bin damit einverstanden, dass YouTube-Embeds geladen werden. Dabei können personen­bezogene Daten an YouTube übermittelt werden. Mehr dazu in der Datenschutzerklärung.

YouTube-Embeds laden

Datenschutzerklärung

Bis auf das absolute Maximum der Fertigung sollte der Takt der typischen Produkte also in der Tat um 20% zunehmen, solange Intels Nennung repräsentativ für den Prozess ist. Wenn sie nur den Best Case angäben, wäre die Zahl deutlich weniger wert als vergleichbare Zahlen von TSMC.

 

[xexex]

Das dürfte TSMC 7N+ sein, wenn man den zeitlichen Verlauf des 7N Prozesses bei TSMC liest.

Der "Verlauf" der "7nm" Prozesse ist N7-N7P-N6. Der N7+ Prozess läuft/lief parallell zum N7 Prozess, ist aber zu dem nicht kompatibel und hätte eine größere Änderung des Designs erfordert.

Sowohl N7, als auch N7P sind reine DUV Prozesse, weshalb auch die Aussage AMD hätte schon länger von EUV profitiert schlichtweg falsch ist. Erst die kommenden CPUs und GPUs die in N6 und N5 Prozessen kommen, werden dann auf einigen Layern EUV nutzen.

 

[Tzk]

Doch, den neusten Gerüchten nach hat der SoC Tile Atom Kerne und die ganzen Media Engines.

Aaaah, danke! Ich hatte angenommen das der Compute Tile beides hat, Big und Little. Da ist dein Bild natürlich sehr aufschlussreich. Und ja, ich denke auch das Intel die großen Kerne wird komplett abkoppeln können während das System läuft. Viel.eicht setzt man die SoC Tile ja sogar komplett ohne die anderen sein und bekommt dann direkt die Atom Produktlinie raus?

Jedenfalls eine interessante spielweise, die ein wenig an AMDs Chiplets erinnert, nur natürlich einen Schritt weiter gedacht und mit mehr Funktionalität.

Mein Verständnis war bisher, dass bei den meisten Prozessen die Takt-Spannungs-Kurven eine sehr ähnliche Form haben, u

Kann ja, muss aber nicht. Obenrum skalieren Prozesse durchaus verschieden, weshalb man das nicht 1:1 auf die gesamte Kurve übertragen kann. Ich tippe das die Unterschiede bei höherer Leistung oder Takt abnehmen. Was also 20% bei 3ghz sind ergibt bei 5ghz vielleicht nur 5 bis 10%.

Davon ab gilt natürlich immer nur einer der Werte. Also weniger Leistung oder höherer Takt. Auch das verstehen nicht alle Leser auf Anhieb.

Sowohl N7, als auch N7P sind reine DUV Prozesse, weshalb auch die Aussage AMD hätte schon länger von EUV profitiert schlichtweg falsch ist

Ist amd nicht eh auf einem Custom Prozess unterwegs? Die Dichte war ja eher in Regionen um 50-60MTr/mm2 angesiedelt und nicht um 90-100 wie von TSMC für N7 angesagt. Ist natürlich nur ein Mittelwert, klar. Insbesondere Cache schrumpft ja anscheinend weniger gut...

 

[Philste]

Aaaah, danke! Ich hatte angenommen das der Compute Tile beides hat, Big und Little

Hat er auch, sieht halt wirklich so aus als würde der SoC Tile nochmal leistungsschwächere Kerne beherbergen, ohne großen Cache und so, sollte aber für Office und Videos reichen ohne dass der Compute Tile überhaupt Saft bekommen muss. Ist ja alles Spekulation, aber so sieht es Stand jetzt aus. Und das wäre ja genau due richtige Ecke an der Inntel arbeiten muss: Leistungsaufnahme/Akkulaufzeit bei geringer Auslastung (surfen/Youtube) bei Laptops.