Dir fehlen die Spezifikationen der Schnittstellen
ARM RISC Prozessor Architektur.
Zelle_92 schrieb:
Auf die Tatsache, das sich der SoC in der Switch von einem Normalen Tegra unterscheidet gehst du aber auch nicht weiter ein. Es ist ein für Nintendo angepasster Chip
Die Rede, der unterschied ist
der Chiptakt, welcher langsamer takten kann als auf der Nvidia Shield die kann 2,1GHz~
Damit das entwickeln so leicht wie Möglich geht, soll der Chip alle Standards der Cortex-A57 ARM-Architektur haben.
Ich denke, die Angaben bei.gh sind soweit Richtig es ist ein "NVIDIA Tegra
Basis SoC" Kein
Custom in speziell
extem angepasster überarbeiteter Form.
http://geizhals.de/nintendo-switch-konsole-a1526902.html
Durch diese Anpassungen kann also durchaus ein Mangel an Dev-Kits entstehen, da es eben nicht der Standard Tegra ist
ehm, ne. Die Architektur ist die selbe, die Befehlssätze die gleichen, Arm/Neon Chip. Außer den Scaling governor, die Skalierung der CPU, Situation bedingt docked/undocked festgesetzt haben
Da reicht ein geänderter Befehlssatz im SoC und schon sind unter Umständen mehrere Monate Entwicklungszeit verschwendet.
Der Vorteil ist das sie so wenig Befehle beherrschen wie möglich!
Die ARM CPUs der RISC-Familie kennen nur
dreiBefehlssätze, was schon
sehr viel ist! Sie sind patentiert und werden von ARM Limited weiterentwickelt.
Nicht Nvidia, nicht Nintendo. ARM!
SystemonChip = ARM Architektur und sein Standard.
Wenn man weiß dass RISC für System mit reduziertem Befehlssatz steht, dann weiß man das Befehlssätze hier fehl am Platz sind. Die Designphilosophie verbietet es. Logisch gesehen gibt es keinen Bedarf an Befehlssätzen, Assemblerbefehlen für die Tätigkeit die eine Spielkonsole verrichtet.
Das Designziel war der Verzicht auf einen komplexen, für die Assemblerprogrammierung komfortablen Befehlssatz hin zu einfach zu dekodierenden und extrem schnell auszuführenden Befehlen („eigentliche Befehlsausführung“ 1 Takt). Dies ermöglichte zudem höhere Taktfrequenzen.
Ehemalige RISC-Prozessorfamilien haben mittlerweile auch komplexere Befehle aufgenommen, CISC-Prozessoren haben seit Mitte der 1990er Jahre RISC-ähnliche Designkomponenten erhalten und sind ebenfalls superskalar. Die Dekodierung von Befehlen nimmt unabhängig von RISC oder CISC nur noch einen kleinen Teil der Chipfläche ein. Die Hauptfläche der Chips nehmen mittlerweile Verarbeitungseinheiten ein, die erst seit Anfang der 1990er Jahre in Prozessoren auftauchen.
Ende der 1980er-Jahre brachte der britische Hersteller Acorn
ARM den Heimcomputer Archimedes mit einem speziell konzipierten RISC-Prozessor auf den Markt, dessen
Leistungsfähigkeit die der damals in Heimcomputern eingesetzten Prozessoren weit in den Schatten stellte. Diese Acorn Risc Machine war der Ursprung der heutigen ARM-Prozessoren, die in eingebetteten Systemen (zum Beispiel Mobiltelefonen) sehr verbreitet sind.
Heutige RISC-Prozessoren überschreiten die Grenzen der engen Definition und enthalten auch komplexere Befehle. So wurde der Befehlssatz des PowerPC-Prozessors, der von IBM und Freescale (ehem. Motorola) hergestellt wird (und beispielsweise bis zum Wechsel zu Intel-CPUs in den Computern von Apple Verwendung fand), durch eine Befehlserweiterung namens „AltiVec“ ergänzt, die in den PowerPC-Prozessoren spezielle Multimediafähigkeiten nachrüstet (vgl. MMX bei x86-Prozessoren). Allerdings folgt auch AltiVec den RISC-Eigenschaften.
Intel entwickelt neue Befehlssätze für seine CPUs z.b
AVX, AES, SSE
Weil die CPU 1. Leistungsstärker ist und 2. komplett andere Architektur als Zuel hat.
Für die Regelung der Kerne wird die Switch das Big.Little wohl haben. Es gibt kein anderes.
