Da ich (immer) noch keinerlei Infos zum K9 habe, aber doch diffuse Marketingdesinformation von AMD verbreitet wurden, dass der K9 doch wohl recht zügig erscheinen könnte...
Ich frage frage mich wie so etwas aussehen könnte?
1. Zwei nackte Kerne, beide teilen sich L1 und L2- Cache.
2. Zwei Kerne jedoch mit individuellen L1 Cache aber gemeinsamen L2 Cache.
3. Zwei komplett identische K8s lediglich verbunden über die SRQ.
4. Mischform von 1. und 2. Gemeinsamer Instruktionen-Cache aber getrennter Daten-Cache (oder auch umgekehrt).
Bild zur SRQ
Lage des SRQ
Bildchen zur Hammer K8 Architektur
1.
AMD Presseinfo Kern
dort ist die SRQ im Kern drin aber nicht der HyperTransport und Speichercontroller... auch die Caches liegen ausserhalb
Im PDF Hammer_architecture_WP_2.pdf auf Seite 3 ists genauer abgebildet
Funktionsblöcke des K8 im Detail
Funktionsblöcke K8
Irgend etwas sagt mir, dass Nr. 3 die wahrscheinlichste Lösung ist (aber auch die teuerste).
...
Dieser Thread Dual-Corethread ist meiner Meinung nach kein
Nachfolgethread zum K9 Windhund . Vom K9 erwarte ich mir wirklich
echte Neuerungen (SMT wäre dort eine von vielen Möglichkeiten).
Arbeitshilfen
Seitenverzeichnis;Die Opteron Zukunft, kann AMD überleben?
Ausgangsseiten der Thread- Idee
1.
Seite 5 vom Opteron-Thread
2.
HT oder HT+ beim Athlon64 möglich? Auf 3DCenter