Threadripper ist Epic? AMD verbaut doppelt doppelte Anzahl Kerne.

Baal Netbeck · 27. Juli 2017

HI, ich habe gerade ein delidding Video von Der8auer gesehen wo er eine Threadripper CPU geköpft hat....und es waren 4 Ryzen CPUs verbaut, ganz so wie bei Epic

https://www.youtube.com/watch?v=ZoVK6rJR5VE

Das klingt etwas komisch und wenig kosteneffizient meint ihr nicht auch?

b.eng · 27. Juli 2017

Eigentlich eher zu erwarten weil es so kosteneffizienter ist. Scaling heißt das Zauberwort.
Man brauch a) keine Entwicklungskosten für einen 2 Die-Aufbau, sondern nur einmal den Epyc.
b) Kann man eine größere Anzahl Epyc's bauen, was wiederum kosteneffizienter ist.

TenDance · 27. Juli 2017

Das ist völlig kosteneffizient weil AMD nur eine Plattform entwickelt und diese mit microcode-Anpassungen für consumer zur Verfügung stellt.
Genauso macht Intel das mit Skylake-X ja auch, deren Chipsets kommen auch direkt von den workstations.

Consumer-Highend war schon immer SoHo-Ware aus dem professionellen Umfeld, leicht abgewandelt und um Schnittstellen für Heimanwender bereichert.

Dafür braucht es übrigens kein delidding, AMD hat das schon immer so beworben (Infinity Fabric).
Die 32-Kerner dürften sie nur deswegen noch nicht anbieten weil man ja doch keine 100% Produktionsquote hat und im Serverumfeld ganz andere Preise bekommt. Den "Ausschuss" der nicht mehr für 24er Epycs etc reicht unter anderem an Consumer zu verkaufen, ist völlig logisch.

HominiLupus · 27. Juli 2017

Das Argument überzeugt mich icht.
Die MCM Interconnects muss AMD ja so oder so entwickeln für EPYC. Das schneidet man in der Mitte durch, voila: Threadripper.
Wenn AMD einen neuen Chip bräuchte für 2 Module (Interposer, TSV oder so was), dann könnte ich das verstehen. Aber das hier ist nur eine billige Substratplatine. Da muss nix groß entwickelt werden. Man kann sofort den 4Chip MCM nehmen, nur 2 davon bestücken und fertig: die RAM Kanäle und PCIe Slots sind ja auch nur die Hälfte, d.h. halb so viele Pins wie EPYC. Ausser die vielbeworbene Infinty Fabric kann nur 1x oder 4x aber kein 2x.

Allzuviel Ausschuss kann und darf es nicht mehr geben. Nicht bei einem 200mm^2 Chip.

Baal Netbeck · 27. Juli 2017

AMD hat ja scheinbar auch nur zwei der Module aktiv.....es ist also keine 4x2x2 Konfiguration sondern 2x2x4 und weitere 2x2x4 werden gar nicht genutzt....da kann man sicherlich Module reinbauen, die komplett kaputt sind, aber warum dann überhaupt reinbauen....eventuell um den Anpressdruck für die Kühler nicht anders auslegen zu müssen....Naja schlechter für den Kunden ist es nicht....ich war nur verwundert^^

HominiLupus · 27. Juli 2017

Aber aus Jux und Dollerei würden die doch die Chips nicht reinlöten. Das kostet ja extra, selbst wenn man kaputte Chips nehmen würde.
Irgendwas müssen diese Chips machen, z.B. eben die Interchipkommunikation. D.h. die CPU Kerne, den PCIe Teil, den Speichercontroller: alles wird nicht genutzt, nur der Teil der dazu da ist mit anderen Ryzens zu kommunizieren.

Warum die das brauchen sollten verstehe ich allerdings nicht, den der Anpressdruck kann es nicht sein: da könnte man auch ein Srück Holz reinlegen.

Chesterfield · 27. Juli 2017

in der Ära Core 2 Quad war es genauso, und haben die Nativen Quadcore ala AMD Phenom links liegen lassen was leistung angeht.

hete aber argumentiert Intel das Threadripper kein nativer 10/12/16 kerner ist und intel heute native 16 Kerner herstellt. verkehrte welt ...

qualitativ muss es erstmal noch nichts bedeuten, jedoch ist die komminkation der Dies untereinander an den Ringbus gekoppelt

MaW85 · 27. Juli 2017

Meine Glaskugel sagt zu mir:
Erst mal die Produktion anfahren und sehen was gebraucht wird und später die Produktion umstellen.
Epyc hat ja zu 100% einen höheren Absatzmarkt als Threadripper. Und so kann AMD auch den Sockel Microcode verbessern um das Ansprechen der Kerne zu verbessern.

Baal Netbeck · 27. Juli 2017

@Chesterfield
Sehe ich auch so.....AMD hat sicherlich Nachteile, wenn Daten zwischen den CCX verschoben werden und erst recht von einem Modul zum nächsten, aber auf der anderen Seite ist die Komunikation innerhalb eines CCX schneller.

Sicherlich gibt es einige Anwendungen, die damit immer Probleme haben werden, z.B. wenn große Datenbanken verwendet werden(auf alle L3 Chaches verteilt), und ständig auf Daten auf anderen L3 Caches zugegriffen werden muss, aber für andere Anwendungen ergibt sich mit einer Hardware nahen Programmierung viel Potential. Wenn verschieden Programmbereiche innerhalb einzelner CCX gehalten werden und man trotzdem weiter Gruppen auf den anderen CCXen unabhängig davon arbeiten lassen kann.
Dann ist das Potential dank der ordentlichen Rohleistung echt gut....durch den Abstand zwischen den Modulen ist es gut zu kühlen und die 4 Module werden günstiger zu produzieren sein als Intels komplexe Riesenchips.

Wenn uns AMDs CCX Design noch länger erhalten bleibt und eventuell in neue Konsolen kommt, dann sehe ich auch gerade in Spielen viel Potential für Optimierungen. Und selbst ohne Optimierungen machen sich die CPUs ja nicht schlecht

IBISXI · 27. Juli 2017

Baal Netbeck schrieb:
AMD hat ja scheinbar auch nur zwei der Module aktiv.....es ist also keine 4x2x2 Konfiguration sondern 2x2x4 und weitere 2x2x4 werden gar nicht genutzt....da kann man sicherlich Module reinbauen,

Ist es möglich das es sich bei zwei Modulen um Silizium "Dummies" handelt? (nicht lithographiertes 'Silizium)
Diese Dummies könnten nötig sein um den Anpressdruck des Heatspreaders gleichmäßig auf das Riesen-PCB zu verteilen.

Dann würde auch das was AMD kommuniziert hat wieder passen.
Nämlich das es quasi zwei 1800X sind.

Baal Netbeck · 27. Juli 2017

Das wäre sicherlich eine Möglichkeit....da ich gerade gelernt habe, dass die neuen Ryzen 3 aus 2+2 Konfig mit halbiertem Cache bestehen und nicht wie ich angenommen hatte aus 4+0, traue ich AMD auch zu, dass sie jeweils vier funktionstüchtige 1800X verbauen und zwei davon ungenutzt lassen.

MK one · 27. Juli 2017

Ich denke mal AMD geht von einer nicht allzu hohen Nachfrage aus ( Enthusiasten , nicht Mainstream Segment ) , so spart man sich entwicklungskosten und ne Fertigungsstraße .
Die Aussage von 99,9 % verwerteter Die s bekommt dadurch ne hohe Glaubwürdigkeit , selbst die miesesten Die s werden da beim TR noch als Lückenfüller verwendet ( volldeaktiviert )

Holt · 28. Juli 2017

Man wollte wohl nicht extra eine Konfiguration mit 2 Dies schaffen, gegenüber den EPYC dürfte die Zahl der verkauften Threadripper wohl eher gering bleiben und dann aktiviert man bei den beiden anderen Dies allenfalls den Uncore Bereich. Aber warten wir mal die Reviews ab, vielleicht erfährt man dann mehr darüber was dahintersteckt. So macht es aber zumindest Sinn das TR auch so ein riesiger Prozessor in dem gleichen großen Sockel wie EYPC ist, was ja für 2 Dies eigentlich übertrieben ist.

IBISXI · 28. Juli 2017

Holt schrieb:
gegenüber den EPYC dürfte die Zahl der verkauften Threadripper wohl eher gering bleiben und dann aktiviert man bei den beiden anderen Dies allenfalls den Uncore Bereich

Ich denke das viele die Threadripper Nachfrage schwer unterschätzen.
Der Preis ist einfach zu heiß.

Wie viele VMs oder VServer kann man auf so einem Ding hosten bis der Saft ausgeht?
Wieviel Media Creation Workload muss auf so einem Ding anliegen bis nichts mehr weiter geht?
Wieviel Storage kann man an das Ding ran hängen bis 64 PCIe Lanes belegt sind?

ECC Support
Quadchannel DDR4
Hoher Turbotakt
Effizienz
ALL Core Performance ist überragend
Offener Multi mit an Board
Knackige 64 PCIe Lanes
Server Hardware im Consumer Board
Das Ding ist leicht zu kühlen und verlötet
128GB Ram Support

Das wichtigste: DER PREIS! ... unter 1000 Dollar

Threadripper ist nahezu perfekt. (ich höre mir gerne Einwände an)

Da kann Intel das Höschen runter lassen.

Threadripper ist quasi ein halber EPYC auf Steroiden und hat für Unternehmen auch Vorteile.

Aber warum sollte AMD funktionierende DIEs verwenden?
Braucht es funktionierendens Infinity Fabric für die 2 "toten" DIEs oder nicht?
Das ist mir auch nicht klar.

Wenn nicht, wäre es dämlich funktionierende DIEs zu verwenden.

hoxi · 28. Juli 2017

Angeblich handelt sich bei den zusätzlichen 2 Dies nur um Spacer, also Platzhalter, um die Struktur des Sockels zu erhalten, was auch durchaus sinnvoll erscheinen würde.

siehe auch:
http://www.pcworld.com/article/3211...en-threadripper-has-two-mysterious-chips.html

Baal Netbeck · 28. Juli 2017

IBISXI schrieb:
.......
Braucht es funktionierendens Infinity Fabric für die 2 "toten" DIEs oder nicht?
......

Ich denke nicht....Jeder DIE soll direkt mit jedem anderen DIE komunizieren können. Die beiden nicht genutzten könnten daher gut kaputt oder Spacer sein.

Ergänzung (29. Juli 2017)

Der8auer musste das Video jetzt wieder runter nehmen....auf Wunsch von AMD obwohl er sagt er habe sich im Vorfeld extra AMDs Genehmigung eingeholt.

Etwas komischer Zug, da die Infos doch eh schon raus sind....hätten sie sich früher überlegen sollen oder die Füße still halten.

Holt · 29. Juli 2017

Baal Netbeck schrieb:
Jeder DIE soll direkt mit jedem anderen DIE komunizieren können.

Das ist die Frage, denn auf diesem Bild sieht es so aus, aber dies hat Intel auch verwendet und die Quelle des Bildes ist unbekannt:

Auf diesem Bild welches von AMD ist, sieht es aber anderes aus, da hat jedes Die nur eine Verbindung zu seinen direkten Nachbarn (und einem Die auf der zweiten CPU):

Gilt nun das obere für die CPUs für Einsockel Systeme und das untere für die CPU für Dual CPU Systeme?

Baal Netbeck · 29. Juli 2017

Ich hatte irgendwo eine dritte Folie von AMD gesehen....weiß jetzt nicht mehr wo, und da war es wie im oberen Bild mit diagonalen Verbindungen. Es wurde auch geschrieben es wäre immer ein Hopp zwischen den DIEs. Ich kann mir auch nicht vorstellen, das AMD Unterschiede macht zwischen ein- und zweisockel CPUs....also Bautechnisch....wenn sie schon keinen Unterschied zwischen Epyc und Threadripper machen

.....aber wissen tue ich es natürlich nicht.

Faultier · 30. Juli 2017

Past der dann nicht Theoretisch in Epic Dual Boards ??

MK one · 30. Juli 2017

Eine genau so überflüssige Frage wie , passt der Epyc auf TR Boards , ja , weil pinkompatibel - Nein , weil TR 64 Lanes und Quadchannel hat und Epyc 128 Lanes und Octa Channel , theroetisch bliebe AMD nen Upgrade Pfad bei TR jedoch offen , indem mehr Kerne freigeschaltet werden in den 2 deaktivierten Dies , die Frage stellt sich allerdings ob alle Pins überhaupt bei einem TR Board verbunden sind ...

Threadripper ist Epic? AMD verbaut doppelt doppelte Anzahl Kerne.

Fleet Admiral

Cadet 3rd Year

Commodore

Banned

Fleet Admiral

Banned

Fleet Admiral

Commander

Fleet Admiral

Admiral

Fleet Admiral

Banned

Banned

Admiral

Lt. Junior Grade

Fleet Admiral

Banned

Fleet Admiral

Faultier

Gast

Banned

Ähnliche Themen

Passend zum Thema