@(c)
Du hast eindeutig meine untergründigen Feinheiten nicht erfasst
... macht aber nichts, war ja bewust so geschrieben.
Ur K8
AMD hatte in den Ursprungsplanungen des K8 einen Kern vorgesehen, der lediglich 256KB für L2 vorsah.
Wer sagt denn, dass solche Lösungen
nicht wieder aus der Schublade geholt werden?
Waferfresser Cache
Cachezuwachs war der grösste Diefresser der letzten Jahre. Bis eventuell der Prescott, der hat auf unerklärbare Weise überall ordentlich zugelangt (Bis heute gibt es keine eindeutige Beschreibung
was den alle Pipelinestufen des Prescotts machen, erst Recht nicht die sagumwobenen 10 Stufen mehr).
Virtuelle Wafer & billige Tools
Ein reduzierter L2 Cache des K8 macht schlagartig aus einem 200 mm Wafer virtuell einen 300 mm Wafer. Wenn ordentlich am Cache geknabbert wird ist damit, mehr als eine Verdopplung der Ausbeute der Kerne pro Wafer möglich ... und jetzt kommt`s ...
nur durch eine geänderte Maske!
An den Tools wird an sich gah nüx geändert. Die gestrippten K8 derzeit zeigen ja, dass zwar gewisse Leistungsverluste auftreten, aber die sind erträglich. Dafür sind gesteigerte Taktfrequenzen drin, dank dem AMD Verfahren mit Strained Si und zusätlich scheint der Strumdurst dennoch gedrosselt.
Watschn
Eine schlimmere Ohrfeige für intel kann es doch gar nicht geben. Die vielen Kosten-Vorteile intels scheinen daher vom Winde verweht ...
300mm Wafer -> vom Winde verweht
0,09µm ->vom Winde verweht
Prescottleistungsgewinn -> vom Winde verweht
Stromersparnis -> vom Winde verweht
Sparsamer Dotham -> vom Winde verweht
Die 0,09µm Transistoren von intel sind derzeit tatsächlich die sparsamsten, aber wer viele Millionen Transistoren verbrät frisst diesen Vorteil auf.
Aber wer sagt denn, dass die Konkurrenten bei 0,09µm nicht mithalten können? AMD zeigt ja, dass sie sehr wohl bei 0,09µm und 0,065µm nicht schlafen. AMD kann aber viel entspannter in das Shrinking-Wettrennen einsteigen. Ich sage es
nochmals ... das wird ein heisser Winter werden!
MFG Bokill
)
