Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsAMD Radeon RX 7000: Navi 3X und RDNA 3 sind hybrid in 5 und 6 nm geplant
Wie ein offizieller Beitrag eines AMD-Mitarbeiters auf der primär zur Pflege von Geschäftskontakten genutzten Plattform LinkedIn verraten hat, ist Navi 3X auf Basis von RDNA 3 voraussichtlich als Hybrid in 5 nm und 6 nm geplant. Navi 31 und Navi 32 sollen beide Nodes nutzen, während Navi 33 nur in 6 nm vom Band läuft.
@ zum Erstenmal ergattere ich den ersten Kommentar ... Danke Sven für die News ...
Ich bin gespannt wie die Reise mit den Grakas hinführt ... hoffentlich pendlen sich die Preise Richtung normalität ... bzw UVP und drunter im Einzelhandel ...
Wenn es Multichip wird, dann bin ich echt gespannt, wie gut das funktioniert.
Ich habe keine Ahnung wie man sich das vorstellen muss. Wird AFR genutzt, und der I/O-Die achtet auf die Frametimes? Oder analysiert der I/O-Die die anlaufenenden Daten, um die Rechenlast gleichmäßig auf die Dies zu verteilen? Oder gibt es noch ganz andere Ansätze?
"Wie ein offizieller Beitrag" vs "nicht offiziell bestätigt".
@boypac007: Wen interessiert die UVP? Wenn AMD eine UVP von 1$ nennen würde, selbst aber keine Karten verkauft, fändest du dann 100$/€ teuer? Eine Grafikkarte für 2000$/€ bei einer UVP von 2500$ wäre dann günstig?
Es gibt nur eine Frage, die mich interessiert: Bin ich bereit den angegebenen Preis für das Produkt zu bezahlen oder nicht? Wer dabei wieviel mitverdient, das ist mir eigentlich egal, das war er aber auch schon vor Corona.
Interessante Neuigkeit, das lässt Spielraum für die Spekulation, dass sie den Hybriden Ansatz aus 5nm und 6nm nur nutzen, weil die 5nm Chips zu knapp sind. Ich kann mir irgendwie nur schwer vorstellen, dass AMD nicht gerne in nur 5nm gebaut hätte.
Ja und Nein. Ich würde ja auch erwarten, dass die Anbindung an den MCD "fett" ist, d.h. breit und vor allem mit geringer Latenz. Aber vielleicht gibt es dennoch relativ starke Latenzvorteile, wenn die Recheneinheiten direkter an den (größeren) Zwischenspeicher angebunden sind.
Wobei sich mir schon die Frage stellt, wie das genau abläuft. Als erstes dürfte doch eine Abfrage beim Infinity Cache geschehen. Als Laie würde ich erwarten, dass die letzte Einheit, die mit dem IC kommuniziert / die Anfrage weitergeleitet hat, dann das nächste "Cache" Level anspricht also den (V)RAM. Die letzte "Einheit" wäre für mich irgendwas im MCD. Daher wäre eine (zentrale) Einbindung des Speichercontrollers dort auch meine erste Vermutung.
textract schrieb:
Interessante Neuigkeit, das lässt Spielraum für die Spekulation, dass sie den Hybriden Ansatz aus 5nm und 6nm nur nutzen, weil die 5nm Chips zu knapp sind. Ich kann mir irgendwie nur schwer vorstellen, dass AMD nicht gerne in nur 5nm gebaut hätte.
Es ist schlicht eine Preisfrage. Außerdem verbraucht der MCD vermutlich nicht annähernd so viel wie ein GCD, sodass auch der Verbrauch kein Faktor ist, der unbedingt berücksichtigt werden muss. Aber klar: Wäre 5 nm bei TSMC annähernd so "günstig" wie 6 nm - und Kapazitäten vorhanden - würden sie den MCD auch in 5 nm fertigen lassen.
Als Laie würde ich erwarten, dass die letzte Einheit, die mit dem IC kommuniziert / die Anfrage weitergeleitet hat, dann das nächste "Cache" Level anspricht also den (V)RAM.
Hm, die Annahme ist nicht per se unrealistisch, es gibt allerdings auch Beispiele, dass CPUs sogar auf den Cache anderer Sockets direkt zugreifen können, bspw. bei IBM Telum, oder POWER.
Wenn AMD die Technik für ihre GPUs adaptieren kann, dürfte der Zugriff auch ohne den Zwischenschritt VRAM funktionieren.
Ich kann mir gut vorstellen das AMD das beim GPU-Die genau so macht. Zumindest die raodmap von TSMC passt da prima rein. Wenn der I/O aber tatsächlich mit 6nm kommt - was macht AMD dann mit den bei Glofo gebuchten 12nm?
Sehe ich nicht mehr bei einer Grafikarte zum Zocken. Zu teuer, mit dem aktuellen (und dem kommenden sowieso) Stromhunger noch schwerer zu kühlen. Aber schlecht war das auf der Vega nicht - ein Kühler für beides kam mir mit dem Morpheus sehr entgegen.
Wird ein mächtiges Teil. Ich freu mich auf den Herbst Shoudown mit der guten alten Ada Lovelace
Ich bin extrem gespannt. Nicht nur auf Leistung des N31, sondern auch wie die Technik dahinter funktioniert, damit es keine Probleme wie in den Zeiten mit Sli/Crossfire gibt. Sonst wäre das ja eine Totgeburt.
Aber am interessantesten für mich wäre der N33 aka RX7700 (6900XT Ersatz).
Wenn es die Leistung für ~200-250W gibt dann Hut ab!
Mal eine Verständnisfrage: wie kann man sich die Hybridlösung um die Fertigung vorstellen? Gibt es dann die selbe Grafikkarte zum Beispiel Navi 31 in 5nm und in 6nm?
Weil wer will dann den Chip in 6nm haben, wenn der andere höhere taktraten zulässt und sogar Sparsamer agiert? Hat was von kundentrennung in normal und Premiumkunde.
Macht für mich auch keinen Sinn. Um den Cache mit Daten zu füllen müsste man dann über ein Compute Chiplet die Daten an das Cache Chiplet weiter leiten. Macht für mich wenig bis keinen Sinn (wäre auch vermutlich hinsichtlich Verbrauch ungünstig).
Ich würde eher vermuten, dass die Speichercontroller direkt in den IC laden und im MCD dann zusätzlich noch so Themen wie Video En-/Decoder und andere SFUs sind.
Mal eine Verständnisfrage: wie kann man sich die Hybridlösung um die Fertigung vorstellen? Gibt es dann die selbe Grafikkarte zum Beispiel Navi 31 in 5nm und in 6nm?
